ティアンドエスグループ

６【研究開発活動】当社グループの研究開発はAIソリューションカテゴリーの基礎研究となっており、当連結会計年度の研究開発費の総額は6,696千円であります。当社グループは国立大学法人東北大学国際集積エレクトロニクス研究開発センター（以降、CIES）、国立研究開発法人宇宙航空研究開発機構（以降、JAXA）宇宙探査イノベーションハブと以下のテーマで共同研究を行っております。 (1）CIESこれまでの研究成果をもとに、精度・処理時間・消費電力を考慮したAIアルゴリズムの研究開発を進めております。製品開発案件への適用も視野に入れた「ロバスト性の高い画像認識技術の研究」をテーマにモデル精度の向上とAIアクセラレータ搭載、パフォーマンス検証を計画しております。具体的には、ロバスト性の高い画像認識アルゴリズムの研究開発による物体認識モデルの実用化に向けて、下記の研究を進めております。 ・特定環境向け物体認識モデルや汎用的な物体認識モデルの調査ならびにその実用化に向けた検討・環境/ターゲット/物体認識モデルの関連性から、精度向上のために必要なモデルの改修・実装およびデータセットの改良・モデルサイズの圧縮・処理時間短縮といった最適化を施した上でのAIアクセラレータでの検証 高パフォーマンスなAIモデルとエッジデバイスの融合により、多様なシーンに適合する技術レベルとサービス化を目指した研究開発を進めてまいります。 (2）JAXA 宇宙探査イノベーションハブ現在の宇宙探査において主な画像処理は地上で行われておりますが、今後計画されている月や火星での探査では、地球との通信によるタイムロスは無視できないものとなっております。この課題を解決するためには、画像処理を探査機やローバーに搭載したエッジデバイス上で行う必要がありますが、高精度の自己位置推定を探査機内で実現するためには、画像処理アルゴリズムとハードウエアの協調が必要不可欠であります。JAXA宇宙探査イノベーションハブでは、このような課題を解決するために産学から研究提案を募集しており(*1)、当社グループでは、これまで培ってきたAIアルゴリズム・画像処理・エッジデバイス搭載といった技術を活かした研究開発計画を提案し、2024年11月に共同研究を開始いたしました。この共同研究では、宇宙空間及び惑星環境における自己位置推定をエッジデバイス上で実現する技術の研究開発を進めております。 *1 宇宙探査イノベーションハブ研究制度「Moon to Mars Innovation」 https://www.ihub-tansa.jaxa.jp/introduction/

６【研究開発活動】当社グループの研究開発はAIソリューションカテゴリーの基礎研究となっており、当連結会計年度の研究開発費の総額は14,619千円であります。当社グループは国立大学法人東北大学国際集積エレクトロニクス研究開発センター（以降、CIES）及び東北大学工学研究科と共同研究を進め、以下の３つのテーマの研究開発を行っております。 当社グループの研究開発はスピントロニクス技術を用いた次世代メモリとAIとの融合をテーマとしております。現在CIESで研究開発されているスピントロニクス技術を用いた次世代メモリは、世界トップレベルの技術であり(*1)、これを搭載したマイコンやAIプロセッサの消費電力は、従来のプロセッサに比べ性能を落とすことなく１/100～１/1,000に低減できるという実績が報告されております(*2)。近年の自動運転・画像処理・IoT機器・ロボット産業といった分野の急成長には、低消費電力化が不可欠です。CIESの次世代メモリ及びそれを搭載したチップの研究成果は、上述した分野の急成長の実現に大きく貢献することが期待されています。CIESの取り決めにより、共同研究への参加企業は「１業種１社」とされており、当社グループはこの研究活動の中で、特にこれらに関連したソフトウエアの研究開発全般を担当します。当連結会計年度は、以下のテーマを中心に研究開発活動を行っており、当テーマの共同研究契約は当連結会計年度末までに期間満了を迎えています。 (1) スピントロニクス技術を搭載した次世代メモリのエラー訂正技術の研究開発スピントロニクス技術を搭載した次世代メモリは、既存のメモリと同様に書き込み・読み込み時のビット反転エラーが発生することがあります。このエラービットを訂正するには『誤り訂正符号』と呼ばれるエラー訂正技術が有効です。これは、元の情報に訂正用の情報を付加して冗長性を持たせることによりエラーを訂正する技術です。エラー訂正符号は既にフラッシュメモリなどで利用されていますが、次世代メモリはフラッシュメモリよりも高速な動作が期待されているため、当社グループではエラー訂正符号が高速かつ安定に動作するアルゴリズムの研究開発を行いました。 (2) スピントロニクス技術搭載AIプロセッサ用アプリケーションソフトウエアの研究開発自動運転や産業用機器、IoT機器に搭載されるAIプロセッサは消費電力が少なく応答が速いことが期待されておりますが、現状ではまだ開発途上のステージにあります。消費電力と応答に優れたスピントロニクス技術を用いた次世代メモリをAIプロセッサに搭載することで、これまでの機器よりもさらに省エネ・小型化・高機能化を実現することが可能であります。当社グループでは、次世代メモリを搭載したAIプロセッサを最大限に活かすためのソフトウエア開発技術の研究開発を行いました。 (3) 物体認識向けAIプロセッサにおける高効率高性能アルゴリズムの研究AIの主な活用先として、音声認識、画像認識等が挙げられます。その中で、物体認識の応用範囲は広く様々なアプリケーションで用いられることが知られています。本研究では、スピントロニクス技術を用いた次世代メモリを搭載するAIプロセッサに適した省電力・高性能な物体検出アルゴリズムの研究開発を行いました。 *1 CIESは、世界初となる各実証に成功しており、世界トップレベルの技術を有していると認識しております。・「スピントロニクス技術とCMOS技術の融合により、スピン軌道トルク型磁気トンネル接合（SOT-MTJ）素子を用いた不揮発メモリ（SOT-MRAM）チップの試作・実証に初めて成功」（2020年6月16日）http://www.tohoku.ac.jp/japanese/2020/06/press20200616-01-sot-mram.html・「４重界面磁気トンネル接合素子(Quad-MTJ)の材料・デバイス技術の開発により、工業製品化されている従来の２重界面磁気トンネル接合素子（Double-MTJ）では困難であった車載スペックでの10年以上のデータ保持特性を維持しながら、1)10ナノ秒（ns）の高速書き込み動作と、2)21％の低消費電力動作と、3）1011回以上の高書込み耐性の同時達成を世界で初めて実証（2020年6月15日）http://www.tohoku.ac.jp/japanese/2020/06/press20200615-01STT-MRAM.htmlまた、第14回産学官連携功労者表彰で、CIESの研究成果が「内閣総理大臣賞」を受賞しております。 *2 「日経エレクトロニクス」2020年6月号 P28～38 日経BP社

６【研究開発活動】当社の研究開発は先進技術ソリューションカテゴリーの基礎研究となっており、当事業年度の研究開発費の総額は27,662千円であります。このうち、当社は国立大学法人東北大学国際集積エレクトロニクス研究開発センター（以降、CIES）及び東北大学工学研究科と共同研究を進めており、以下の３つのテーマの研究開発を行っております。 当社の研究開発はスピントロニクス技術を用いた次世代メモリとAIとの融合をテーマとしております。現在CIESで研究開発されているスピントロニクス技術を用いた次世代メモリは、世界トップレベルの技術であり(*1)、これを搭載したマイコンやAIプロセッサの消費電力は、従来のプロセッサに比べ性能を落とすことなく１/100～１/1,000に低減できるという実績が報告されております(*2)。近年の自動運転・画像処理・IoT機器・ロボット産業といった分野の急成長には、低消費電力化が不可欠です。CIESの次世代メモリ及びそれを搭載したチップの研究成果は、上述した分野の急成長の実現に大きく貢献することが期待されています。CIESの取り決めにより、共同研究への参加企業は「１業種１社」とされており、当社はこの研究活動の中で、特にこれらに関連したソフトウエアの研究開発全般を担当します。現在は、以下のテーマを中心に研究開発活動を行っております。 (1) スピントロニクス技術を搭載した次世代メモリのエラー訂正技術の研究開発スピントロニクス技術を搭載した次世代メモリは、既存のメモリと同様に書き込み・読み込み時のビット反転エラーが発生することがあります。このエラービットを訂正するには『誤り訂正符号』と呼ばれるエラー訂正技術が有効です。これは、元の情報に訂正用の情報を付加して冗長性を持たせることによりエラーを訂正する技術です。エラー訂正符号は既にフラッシュメモリなどで利用されていますが、次世代メモリはフラッシュメモリよりも高速な動作が期待されているため、当社ではエラー訂正符号が高速かつ安定に動作するアルゴリズムの研究開発を進めております。 (2) スピントロニクス技術搭載AIプロセッサ用アプリケーションソフトウエアの研究開発自動運転や産業用機器、IoT機器に搭載されるAIプロセッサは消費電力が少なく応答が速いことが期待されておりますが、現状ではまだ開発途上のステージにあります。消費電力と応答に優れたスピントロニクス技術を用いた次世代メモリをAIプロセッサに搭載することで、これまでの機器よりもさらに省エネ・小型化・高機能化を実現することが可能であります。当社では、次世代メモリを搭載したAIプロセッサを最大限に活かすためのソフトウエア開発技術の研究開発を進めております。 (3) 物体認識向けAIプロセッサにおける高効率高性能アルゴリズムの研究AIの主な活用先として、音声認識、画像認識等が挙げられます。その中で、物体認識の応用範囲は広く様々なアプリケーションで用いられることが知られています。本研究では、スピントロニクス技術を用いた次世代メモリを搭載するAIプロセッサに適した省電力・高性能な物体検出アルゴリズムの研究開発を進めております。 *1 CIESは、世界初となる各実証に成功しており、世界トップレベルの技術を有していると認識しております。・「スピントロニクス技術とCMOS技術の融合により、スピン軌道トルク型磁気トンネル接合（SOT-MTJ）素子を用いた不揮発メモリ（SOT-MRAM）チップの試作・実証に初めて成功」（2020年6月16日）http://www.tohoku.ac.jp/japanese/2020/06/press20200616-01-sot-mram.html・「４重界面磁気トンネル接合素子(Quad-MTJ)の材料・デバイス技術の開発により、工業製品化されている従来の２重界面磁気トンネル接合素子（Double-MTJ）では困難であった車載スペックでの10年以上のデータ保持特性を維持しながら、1)10ナノ秒（ns）の高速書き込み動作と、2)21％の低消費電力動作と、3）1011回以上の高書込み耐性の同時達成を世界で初めて実証（2020年6月15日）http://www.tohoku.ac.jp/japanese/2020/06/press20200615-01STT-MRAM.htmlまた、第14回産学官連携功労者表彰で、CIESの研究成果が「内閣総理大臣賞」を受賞しております。 *2 「日経エレクトロニクス」2020年6月号 P28～38 日経BP社

５【研究開発活動】当社の研究開発は先進技術ソリューションカテゴリーの基礎研究となっており、当事業年度の研究開発費の総額は36,521千円であります。当社は国立大学法人東北大学国際集積エレクトロニクス研究開発センター（以降、CIES）及び東北大学工学研究科と共同研究を進めており、以下の３つのテーマの研究開発を行っております。 当社の研究開発はスピントロニクス技術を用いた次世代メモリとAIとの融合をテーマとしております。現在CIESで研究開発されているスピントロニクス技術を用いた次世代メモリは、世界トップレベルの技術であり(*1)、これを搭載したマイコンやAIプロセッサの消費電力は、従来のプロセッサに比べ性能を落とすことなく１/100～１/1,000に低減できるという実績が報告されております(*2)。近年の自動運転・画像処理・IoT機器・ロボット産業といった分野の急成長には、低消費電力化が不可欠です。CIESの次世代メモリ及びそれを搭載したチップの研究成果は、上述した分野の急成長の実現に大きく貢献することが期待されています。CIESの取り決めにより、共同研究への参加企業は「１業種１社」とされており、当社はこの研究活動の中で、特にこれらに関連したソフトウエアの研究開発全般を担当します。現在は、以下のテーマを中心に研究開発活動を行っております。 (1) スピントロニクス技術を搭載した次世代メモリのエラー訂正技術の研究開発スピントロニクス技術を搭載した次世代メモリは、既存のメモリと同様に書き込み・読み込み時のビット反転エラーが発生することがあります。このエラービットを訂正するには『誤り訂正符号』と呼ばれるエラー訂正技術が有効です。これは、元の情報に訂正用の情報を付加して冗長性を持たせることによりエラーを訂正する技術です。エラー訂正符号は既にフラッシュメモリなどで利用されていますが、次世代メモリはフラッシュメモリよりも高速な動作が期待されているため、当社ではエラー訂正符号が高速かつ安定に動作するアルゴリズムの研究開発を進めております。 (2) スピントロニクス技術搭載AIプロセッサ用アプリケーションソフトウエアの研究開発自動運転や産業用機器、IoT機器に搭載されるAIプロセッサは消費電力が少なく応答が速いことが期待されておりますが、現状ではまだ開発途上のステージにあります。消費電力と応答に優れたスピントロニクス技術を用いた次世代メモリをAIプロセッサに搭載することで、これまでの機器よりもさらに省エネ・小型化・高機能化を実現することが可能であります。当社では、次世代メモリを搭載したAIプロセッサを最大限に活かすためのソフトウエア開発技術の研究開発を進めております。 (3) 物体認識向けAIプロセッサにおける高効率高性能アルゴリズムの研究AIの主な活用先として、音声認識、画像認識等が挙げられます。その中で、物体認識の応用範囲は広く様々なアプリケーションで用いられることが知られています。本研究では、スピントロニクス技術を用いた次世代メモリを搭載するAIプロセッサに適した省電力・高性能な物体検出アルゴリズムの研究開発を進めております。 *1 CIESは、世界初となる各実証に成功しており、世界トップレベルの技術を有していると認識しております。・「スピントロニクス技術とCMOS技術の融合により、スピン軌道トルク型磁気トンネル接合（SOT-MTJ）素子を用いた不揮発メモリ（SOT-MRAM）チップの試作・実証に初めて成功」（2020年6月16日）http://www.tohoku.ac.jp/japanese/2020/06/press20200616-01-sot-mram.html・「４重界面磁気トンネル接合素子(Quad-MTJ)の材料・デバイス技術の開発により、工業製品化されている従来の２重界面磁気トンネル接合素子（Double-MTJ）では困難であった車載スペックでの10年以上のデータ保持特性を維持しながら、1)10ナノ秒（ns）の高速書き込み動作と、2)21％の低消費電力動作と、3）1011回以上の高書込み耐性の同時達成を世界で初めて実証（2020年6月15日）http://www.tohoku.ac.jp/japanese/2020/06/press20200615-01STT-MRAM.htmlまた、第14回産学官連携功労者表彰で、CIESの研究成果が「内閣総理大臣賞」を受賞しております。 *2 「日経エレクトロニクス」2020年6月号 P28～38 日経BP社

５【研究開発活動】当社の研究開発は先進技術ソリューションカテゴリーの基礎研究となっており、当事業年度の研究開発費の総額は26,174千円であります。当社は国立大学法人東北大学国際集積エレクトロニクス研究開発センター（以降、CIES）及び東北大学工学研究科と共同研究を進めており、以下の３つのテーマの研究開発を行っております。 当社の研究開発はスピントロニクス技術を搭載した次世代メモリとAIの融合をテーマとしております。現在CIESで研究開発されているスピントロニクス技術を搭載した次世代メモリは、世界トップレベルの技術であり(*1)、これを搭載したマイコンやAIプロセッサの消費電力は、従来のプロセッサに比べ性能を落とすことなく１/100～１/1,000に低減できるという実績が報告されております(*2)。近年の自動運転・画像処理・IoT機器・ロボット産業といった分野の急成長には、低消費電力化が不可欠です。CIESの次世代メモリ及びそれを搭載したチップの研究成果は、上述した分野の急成長の実現に大きく貢献することが期待されています。CIESの取り決めにより、共同研究への参加企業は「１業種１社」とされており、当社はこの研究活動の中で、特にこれらに関連したソフトウエアの研究開発全般を担当します。まず初期のフェーズでは、下記のテーマを中心に研究開発活動を行っております。 (1) スピントロニクス技術を搭載した次世代メモリのエラー訂正技術の研究開発スピントロニクス技術を搭載した次世代メモリはデータ書き込み時にエラービットが発生することがあるため（デジタル記録において、データを構成するビットが伝送・再生などの過程で損傷を受け、ビットが反転する）、メモリの信頼性を高めるエラー訂正は、スピントロニクス技術を搭載した次世代メモリの製品化に必要不可欠な技術であります。当社ではスピントロニクス技術を搭載した次世代メモリに適したエラー訂正技術の開発を行っており、高可用かつハードウエア化が容易な技術の提案・実装を進め、信頼性の確保を目指しております。これまでにエラー訂正技術の調査・作成・評価を行っており、スピントロニクス技術を搭載した次世代メモリが持つ低消費電力・高速応答といったハードウエア特性に適したエラー訂正技術を実装する準備を進めております。 (2) スピントロニクス技術搭載AIプロセッサ用アプリケーションソフトウエアの研究開発自動運転や産業用機器、IoT機器に搭載されるAIプロセッサは消費電力が少なく応答が速いことが期待されておりますが、現状ではまだ開発途上のステージにあります。消費電力と応答に優れたスピントロニクス技術を搭載した次世代メモリをAIプロセッサに搭載することで、これまでの機器よりもさらに省エネ・小型化・高機能化を実現することが可能であります。当社では、スピントロニクス技術を搭載した次世代メモリを搭載した次世代AIプロセッサを用いた研究開発・実用化を促進させるために、スピントロニクス技術を搭載した次世代メモリの特性や性能を活かしたファームウエアならびに、AIアプリケーションソフトウエアを効率的に開発するためのソフトウエア開発キット(SDK)の設計・開発を進め、企業がAIアプリケーションボードを使って手軽に評価・開発ができる環境の提供を目指しております。これまでに、基礎研究としてAIプロセッサの性能と消費電力の調査、AIアルゴリズムの調査を行っており、ファームウエア・アプリケーションソフトウエア開発の準備を進めております。 (3) 物体認識向けAIプロセッサにおける高効率高性能アルゴリズムの研究AIの主な活用先として、音声認識、画像認識や物体認識等が挙げられます。その中で、物体認識の応用範囲は広く様々なアプリケーションで用いられることが知られています。本研究では、用途に合わせた物体認識のAIアルゴリズムの有望な候補を選定し、スピントロニクス搭載アプリケーションプロセッサ上で動作する最適なAIアルゴリズムの研究を進めてまいります。 *1 CIESは、世界初となる各実証に成功しており、世界トップレベルの技術を有していると認識しております。・「スピントロニクス技術とCMOS技術の融合により、スピン軌道トルク型磁気トンネル接合（SOT-MTJ）素子を用いた不揮発メモリ（SOT-MRAM）チップの試作・実証に初めて成功」（2020年6月16日）http://www.tohoku.ac.jp/japanese/2020/06/press20200616-01-sot-mram.html・「４重界面磁気トンネル接合素子(Quad-MTJ)の材料・デバイス技術の開発により、工業製品化されている従来の２重界面磁気トンネル接合素子（Double-MTJ）では困難であった車載スペックでの10年以上のデータ保持特性を維持しながら、1)10ナノ秒（ns）の高速書き込み動作と、2)21％の低消費電力動作と、3）1011回以上の高書込み耐性の同時達成を世界で初めて実証（2020年6月15日）http://www.tohoku.ac.jp/japanese/2020/06/press20200615-01STT-MRAM.htmlまた、第14回産学官連携功労者表彰で、CIESの研究成果が「内閣総理大臣賞」を受賞しております。 *2 「日経エレクトロニクス」2020年6月号 P28～38 日経BP社

５【研究開発活動】当事業年度の研究開発は先進技術ソリューションカテゴリーの基礎研究となっており、研究開発費の総額は15,207千円であります。当社は国立大学法人東北大学国際集積エレクトロニクス研究開発センター（以降、CIES）と共同研究を進めており、２つのテーマの研究開発を行っております。 当社の研究開発はスピントロニクス技術を搭載した次世代メモリとAIの融合をテーマとしております。現在CIESで研究開発されているスピントロニクス技術を搭載した次世代メモリは、世界トップレベルの技術であり(*1)、これを搭載したマイコンやAIプロセッサの消費電力は、従来のプロセッサに比べ性能を落とすことなく１/100～１/1,000に低減できるという実績が報告されております(*2)。近年、自動運転・画像処理・IoT機器・ロボット産業といった分野の急成長には、低消費電力化が不可欠です。CIESの次世代メモリ及びそれを搭載したチップの研究成果は、上述した分野の実現に大きく貢献することが期待されています。CIESの取り決めにより、共同研究への参加企業は「１業種１社」とされており、当社はこの研究活動の中で、特にこれらに関連したソフトウエアの研究開発全般を担当します。まず初期のフェーズでは、下記のテーマを中心に研究開発活動を行っております。 (1) スピントロニクス技術を搭載した次世代メモリのエラー訂正技術の研究開発スピントロニクス技術を搭載した次世代メモリはデータ書き込み時にエラービットが発生することがあるため（デジタル記録において、データを構成するビットが伝送・再生などの過程で損傷を受け、ビットが反転する）、メモリの信頼性を高めるエラー訂正は、スピントロニクス技術を搭載した次世代メモリの製品化に必要不可欠な技術であります。当社ではスピントロニクス技術を搭載した次世代メモリに適したエラー訂正技術の開発を行っており、高可用かつハードウエア化が容易な技術の提案・実装を進め、信頼性の確保を目指しております。これまでにエラー訂正技術の調査・作成・評価を行っており、スピントロニクス技術を搭載した次世代メモリが持つ低消費電力・高速応答といったハードウエア特性に適したエラー訂正技術を実装する準備を進めております。 (2) スピントロニクス技術搭載AIプロセッサ用アプリケーションソフトウエアの研究開発自動運転や産業用機器、IoT機器に搭載されるAIプロセッサは消費電力が少なく応答が速いことが期待されておりますが、現状ではまだ開発途上のステージにあります。消費電力と応答に優れたスピントロニクス技術を搭載した次世代メモリをAIプロセッサに搭載することで、これまでの機器よりもさらに省エネ・小型化・高機能化を実現することが可能です。当社では、スピントロニクス技術を搭載した次世代メモリを搭載した次世代AIプロセッサを用いた研究開発・実用化を促進させるために、スピントロニクス技術を搭載した次世代メモリの特性や性能を活かしたファームウエアならびに、AIアプリケーションソフトウエアの設計・開発を進め、企業がAIアプリケーションボードを使って手軽に評価・開発ができる環境の提供を目指しております。これまでに、基礎研究としてAIプロセッサの性能と消費電力の調査、AIアルゴリズムの調査を行っており、ファームウエア・アプリケーションソフトウエア開発の準備を進めております。 *1 CIESは、世界初となる各実証に成功しており、世界トップレベルの技術を有していると認識しております。・「スピントロニクス技術とCMOS技術の融合により、スピン軌道トルク型磁気トンネル接合（SOT-MTJ）素子を用いた不揮発メモリ（SOT-MRAM）チップの試作・実証に初めて成功」（2020年6月16日）http://www.tohoku.ac.jp/japanese/2020/06/press20200616-01-sot-mram.html・「４重界面磁気トンネル接合素子(Quad-MTJ)の材料・デバイス技術の開発により、工業製品化されている従来の２重界面磁気トンネル接合素子（Double-MTJ）では困難であった車載スペックでの10年以上のデータ保持特性を維持しながら、1)10ナノ秒（ns）の高速書き込み動作と、2)21％の低消費電力動作と、3）1011回以上の高書込み耐性の同時達成を世界で初めて実証（2020年6月15日）http://www.tohoku.ac.jp/japanese/2020/06/press20200615-01STT-MRAM.htmlまた、第14回産学官連携功労者表彰で、CIESの研究成果が「内閣総理大臣賞」を受賞しております。 *2 「日経エレクトロニクス」2020年6月号 P28～38 日経BP社